题目：设计一个具有同步置1，异步清零的D触发器。
复制代码
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DFF1 IS
PORT(CLK, CLR, SET : IN STD_LOGIC;
Q : OUT STD_LOGIC);
END DFF1;
ARCHITECTURE BHV OF DFF1 IS
BEGIN
PROCESS (CLK, SET, CLR)
BEGIN
IF CLR = '1' THEN Q <= '0';
ELSIF CLK'EVENT AND CLK = '1' THEN
IF SET = '1' THEN Q <= '1';
ELSE Q <= '0';
END IF;
END PROCESS;
END BHV;
不知道为什么回复不了评论，就在这里说吧~
定义的端口名，信号，变量等等，名称都是你随便的定义的，具体什么功能只看你怎么用而已，只不过为了让变量名称跟具体使用相关联，容易让别人看懂，所以一般取比较有意义的名字，不用太死扣里面有什么区别
最后
以上就是花痴雪糕最近收集整理的关于EDA与VHDL作业（4）的全部内容，更多相关EDA与VHDL作业（4）内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复