module DFF(
r,rb,clk,data,rst
);
output reg r,rb;
input wire data,clk,rst;
//wire load;
//and a1(load,clk,ena);
always @(posedge clk or negedge rst)
if(~rst)
begin
r <= 1'b0;
rb <= 1'b1;
end
else begin
r <= data;
rb <= ~data;
end
endmodule最后
以上就是受伤水壶最近收集整理的关于Verilog语言实现D触发器的全部内容，更多相关Verilog语言实现D触发器内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复