Verilog 每日一题 (VL27 可置位计数器)

124 阅读 0 评论 82 点赞

我是靠谱客的博主乐观小霸王，这篇文章主要介绍Verilog 每日一题 (VL27 可置位计数器)，现在分享给大家，希望可以做个参考。

题目描述

请编写一个十六进制计数器模块，计数器输出信号递增每次到达0，给出指示信号zero，当置位信号set 有效时，将当前输出置为输入的数值set_num。
模块的接口信号图如下：

思路：在这个波形图看的不清楚，实际上rst_n置1后num先为0，再变1，一开始没注意这个一直不知道为啥错了。所以输出的number必须有一个周期的时延。

这里用添加一个中间计数器num来延后一个时钟，当num<=num+1时，number <=num，由于always块是并行的，所以此时number赋值时num，非阻塞赋值num<=num+1同步进行，而此时的num=0;

拓展的想，如果再加一个num2<=number，赋值又会延后一个周期。可以通多添加中间变量来增加时延。

（这个方法可以记一下）

剩余的思路就简单了，num=0时zero=1,num从0-15循环。

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,
	input set,
	input [3:0] set_num,
	output reg [3:0]number,
	output reg zero
	);
	reg [3:0]num;
	
	always @(posedge clk or negedge rst_n)begin
		if (!rst_n) zero <= 1'd0;
		else if (num == 0) zero <= 1;
		else zero <= 1'b0;
    end
		
	always @(posedge clk or negedge rst_n) begin
		if (!rst_n) num <= 4'b0;
		else if(set) num <= set_num;
		else num <= num + 1'd1;
	end

	always @(posedge clk or negedge rst_n) beign
		if (!rst_n) number <= 1'd0; 
		else   number <= num;
	end		 		

endmodule