数字电路基础与Quartus入门

一、软件安装

参考下面博客：
https://blog.csdn.net/weixin_43828944/article/details/122139680

二、Quartus II实现D触发器及时序仿真

创建D触发器原理图并仿真

1.创建工程

点击New Project Wizard

点击next

设置工程的存储位置和项目名称

选择芯片

2.新建原理图文件

选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/schematic File"按"OK"后将打开原理图编辑窗。

点击按纽“ Symbol Tool”或直接双击原理图空白处，从“ Symbol”窗中选择
需要的符号，或者直接在“name”文本框中键入元件名
4 个 nand2 与非门，1 个 not 非门，2个输入管脚和2个输出管脚，并连线，最终如下图：

保存

3.编译

进行编译，若无错误则可进行下一步，若有错进行原理图修改。

查看硬件电路图：点击【Tools】→【Netlist Viewers】→【RTL Viewer】。

4.仿真波形图

新建波形文件。如上面新建图形文件的方法，从“file”中选择“new”，然后从出现的对话框中选择“university program VWF”。
点击“OK”。

输入波形文件。在波形文件编辑器左端大片空白处双击，出现“insert node or bus”对话框，点击“node finder”按钮。

然后在随后出现的“node finder”对话框中点击“list”按钮，则半加器中所有的输入输出引脚全部出现在对话框左边。再在该界面上点击“>>”，则把左边所有的端口都选择到右边，进入波形

点击两次“OK”后，出现如图的波形文件。

编辑输入CLK，产生时钟信号

把输入D随便设置几个低电平和高电平

保存文件：【File】→【Save】。

调用D触发器并仿真

1.创建工程

跟上面一样创建工程

2.新建原理图文件

不再画D触发器的内部结构了，而是直接调用D触发器，元件名：dff

3.编译

保存并编译，然后查看原理图：

4.仿真波形图

用Verilog语言实现D触发器及时序仿真

1.创建工程

2.新建Verilog HDL 文件

编写代码：

//dwave3是文件名
module dwave3(D,CLK,Q);
    input D;
    input CLK;
    output Q;

    reg Q;

    always @ (posedge CLK)//我们用正的时钟沿做它的敏感信号
    begin
        Q <= D;//上升沿有效的时候，把d捕获到q
    end
endmodule

3.编译

保存文件并编译.
使用rtl viewer查看硬件电路图
硬件电路图

4.仿真波形图

三、总结

本次实验是在对Quartus初步学习后，浅显地做的一个基础实验，完成过程还太过生疏，导致很多步骤卡了很久，不过对D触发器的知识有了一定巩固，通过三种方式实现D触发器及时序仿真的过程，可以发现D触发器的基本功能是在复位信号为1的时候，CLK的上升沿会引起Q值的变化。

参考

https://blog.csdn.net/weixin_46129506/article/details/123443865

最后

以上就是风中蓝天为你收集整理的数字电路基础与Quartus入门的全部内容，希望文章能够帮你解决数字电路基础与Quartus入门所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。