1.引脚图
a[7…0]和b[7…0]是被乘数和乘数输入端，q[15…0]是乘积输出端
2.VHDL语言
library ieee;
use ieee.std_logic_1164.all;
entity mul is
port(a,b : in integer range 0 to 255;
q : out integer range 0 to 65535);
end mul;
architecture behave of mul is
begin
q <= a*b;
end behave;
最后
以上就是能干白开水最近收集整理的关于VHDL——8位乘法器的全部内容，更多相关VHDL——8位乘法器内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复