1，Verilog发展进程及其IEEE官方标准语法参考

注：学习、交流就在博主的个人weixin公众号 “FPGA动力联盟” 留言或直接+博主weixin “fpga_start” 私信~

Verilog是一种硬件描述语言（Hardware Description language，HDL），也是一种以文本形式描述数字系统硬件结构和行为的语言。它的发展历史如下：

• 1983年，GDA公司的PhilipMoorby首创veriog语言。Moorby后来成为verilog HDL-XL的主要设计者和cadence公司的第一合伙人。

• 1984年，Moorby设计出第一个用于verilog仿真的EDA工具。

• 1986年，Moorby提出用于快速门级仿真的XL算法。随着verilog-XL的成功，verilog得到迅速发展。

• 1987年，synonsys公司开始把verilog作为综合工具的输入。

• 1989年，cadence公司收购GDA公司，verilog成为cadence公司的私有财产。

• 1990年，cadence公司公开发布verilog。随后成立的OVI（OpenVerilog HDL International）负责verilog的发展，制定标准。

• 1993年，几乎所有的ASIC厂商都开始支持verilog，并且认为verilog-XL是最好的仿真器。同时，OVI推出verilog-2.0规范，并把它提交给IEEE。

• 1995年，IEEE发布verilog的标准IEEE1364-1995。

• 2001年，IEEE发布verilog的标准IEEE1364-2001，增加了一些新的特性，但是验证能力和建模能力依然较弱。

• 2005年，IEEE发布verilog的标准IEEE1364-2005，只对2001版做了小的修订。

• 2005年，IEEE发布SystemVerilog的标准IEEE1800-2005，极大的提高了验证能力和建模能力。

• 2009年，IEEE发布SystemVerilog的标准IEEE1800-2009，它把SystemVerilog和verilog合并到一个标准中。

• 2012年，IEEE发布SystemVerilog的标准IEEE1800-2012。

• 2017年，IEEE发布SystemVerilog的标准IEEE1800-2017。

诚如上所见，verilog已经进化为SystemVerilog了，那我们可不可以跳过verilog，直接去学SystemVerilog呢？

其实verilog和SystemVerilog的关系就如同c语言和c++之间的关系，虽然c++很好，但c语言目前仍然被广泛使用。同样verilog还被广泛的在设计中使用，大量的系统和IP都是用verilog来完成的。当我们清楚的理解verilog的语言特性后，我们就可以更好的学习将来的SystemVerilog了。

最后

以上就是现代咖啡为你收集整理的1，Verilog发展进程及其IEEE官方标准语法参考的全部内容，希望文章能够帮你解决1，Verilog发展进程及其IEEE官方标准语法参考所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。