概述
边沿触发：在CLK上画ᐅ，如果CLK上有“o”（非号），则为下降沿触发，如果没有，就是上升沿触发
脉冲触发：在输出端上画┑/┎，注意不要画在输入端上，┍表示电路为脉冲触发时，上升沿到来时电路输出改变，┒表示下降沿到来时电路输出改变
最后
以上就是瘦瘦糖豆为你收集整理的边沿触发和脉冲触发的符号区别的全部内容，希望文章能够帮你解决边沿触发和脉冲触发的符号区别所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
![[从零开始学习FPGA编程-31]：进阶篇 - 基本时序电路-RS触发器（Verilog语言）](/uploads/reation/bcimg12.png)
发表评论 取消回复