1. 首页
  2. 文章中心
  3. Other

Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计

66 阅读 0 评论
我是靠谱客的博主 无情草丛，最近开发中收集的这篇文章主要介绍Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

文章目录

  • 一、D触发器简介
  • 二、门电路设计
    • 1. 创建一个工程文件
    • 2.创建工程
      • 2.1【File】→【New Project Wizard…】
      • 2.2 点击【Next >】
      • 2.3选择芯片EP4CE10F17C8，Next
      • 2.4 Finish

一、D触发器简介

D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。
在这里插入图片描述
功能表：

D：输入信号
CLK：时钟信号
SET：置位信号，低电平有效
CLR：清除（重置）信号，低电平有效

在这里插入图片描述

时序图：
在这里插入图片描述

二、门电路设计

1. 创建一个工程文件

一般新建文件夹有doc、par、rtl、sim四个

2.创建工程

2.1【File】→【New Project Wizard…】

在这里插入图片描述

2.2 点击【Next >】

在这里插入图片描述

2.3选择芯片EP4CE10F17C8，Next

在这里插入图片描述

2.4 Finish

在这里插入图片描述

最后

以上就是无情草丛为你收集整理的Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计的全部内容，希望文章能够帮你解决Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(44)

相关文章

Verilog刷题HDLBits——Exams/ece241 2014 q7b题目描述代码结果
Verilog刷题HDLBits——Exams/ece241 2014 q7b题目描述代码结果
wire与reg的区别?什么时候用wire?什么时候用reg?（转）
wire与reg的区别?什么时候用wire?什么时候用reg?（转）
reg型变量怎么赋值_两个always块同时对一个reg类型变量赋值的问题
reg型变量怎么赋值_两个always块同时对一个reg类型变量赋值的问题
FPGA-Quartus II 13.1画逻辑门电路图的详细步骤
FPGA-Quartus II 13.1画逻辑门电路图的详细步骤
Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计
Quartus-II实现 D 触发器及时序波形仿真一、D触发器简介二、门电路设计
4位加器的门级建模和quartus ii和modelsim联合仿真
4位加器的门级建模和quartus ii和modelsim联合仿真
安装Quartus-II的数字电路的仿真与验证一.Quartus-II 13 和Modelsim的安装二.什么是D触发器？三.D触发器de设计与仿真四.调用一个D触发器电路进行仿真五.写一个D触发器并仿真
安装Quartus-II的数字电路的仿真与验证一.Quartus-II 13 和Modelsim的安装二.什么是D触发器？三.D触发器de设计与仿真四.调用一个D触发器电路进行仿真五.写一个D触发器并仿真
【FPGA】Quartus-II用三种方式实现D触发器一、在Quartus-II中自己用门电路设计一个D触发器及仿真二、在Quartus-II中直接调用一个D触发器及仿真三、在Quartus-II中用Verilog语言写一个D触发器及仿真
【FPGA】Quartus-II用三种方式实现D触发器一、在Quartus-II中自己用门电路设计一个D触发器及仿真二、在Quartus-II中直接调用一个D触发器及仿真三、在Quartus-II中用Verilog语言写一个D触发器及仿真

评论列表共有 0 条评论

立即
投稿
返回
顶部