module top_module (
input clk,
input resetn, // synchronous reset
input in,
output out);
reg [3:1] q;
always @ (posedge clk)
begin
if (~resetn)
{q,out} <= 4'b0;
else
begin
//q[3] <= in;
//q[2] <= q[3];
//q[1] <= q[2];
//out <= q[1];
{q,out} <= {in, q};
end
end
endmodule
最后
以上就是合适毛巾最近收集整理的关于Exams/m2014 q4k_hdlbits的全部内容，更多相关Exams/m2014内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复