序列信号发生器

90 阅读 0 评论 60 点赞

我是靠谱客的博主结实画笔，这篇文章主要介绍序列信号发生器，现在分享给大家，希望可以做个参考。

Verilog 序列信号发生器的三种设计思路
序列信号发生器：同步脉冲作用下循环地产生一串周期性的二进制信号的逻辑器件。
例如产生：100111

方法1：状态机

选择格雷码，每个状态输出一位

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
module head(
input clk,
input rst_n,
input load,//数据锁存
input [5:0] in,//输入序列
output reg out
);
reg [2:0] state;
reg [5:0] in_reg;
parameter s0=000,s1='b001,s2='b011,s3='b010,s4='b110,s5='b100;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
	begin
		state<=s0;
		out<=0;
	end
	else
	if(load)
		begin
			in_reg<=in;
			state<=s0;
		end
	else
		case(state)
		s0:begin
				state<=s1;
				out<=in_reg[5];
			end
		s1:begin
				state<=s2;
				out<=in_reg[4];
			end
		s2:begin
				state<=s3;
				out<=in_reg[3];
			end
		s3:begin
				state<=s4;
				out<=in_reg[2];
			end
		s4:begin
				state<=s5;
				out<=in_reg[1];
			end
		s5:begin
				state<=s0;
				out<=in_reg[0];
			end
		endcase
end
endmodule

在这里插入图片描述

方法2：移位寄存器实现
左移输出

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
module head(
input clk,
input rst_n,
input load,//数据锁存
input [5:0] in,//输入序列
output  out
);
reg [5:0] in_reg;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		in_reg<=0;
	else
	if(load)
			in_reg<=in;
	else
			in_reg<={in_reg[4:0],in_reg[5]};
end
assign out =rst_n?in_reg[5]:0;
endmodule

在这里插入图片描述
如果问：欲用移位寄存器产生序列信号100111，则至少需要多少级触发器
6位至少需要3级触发器
3个触发器：100->001->011->~~111->111~~ 重复，不可以。
4个触发器：1001->0011->0111->1111->1110->1100->1001,可以
所以利用移位寄存器至少需要4级触发器

方法三：计数器

在这里插入图片描述

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
module head(
input clk,
input rst_n,
output  out
);
reg [5:0] in_reg;
reg [2:0] cnt;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		cnt<=0;
	else
		cnt<=cnt+1;
end

assign out =cnt[2]|((cnt[1])&(~cnt[0]))|(cnt[1]&cnt[0]);
endmodule