概述
verilog仿真文件大概框架:
·timescale 1ns/1ps //但需要时间 module xxx_tb(); //仿真文件不需要输入和输出, intput clk; reg [width:0] xx; //根据需求定义激励及位宽度 initial begin #xx ...... //用延时命令 $stop; //系统命令,停止仿真 end ............................ //实例化模块;
转载于:https://www.cnblogs.com/kwinwei/p/9022165.html
最后
以上就是玩命石头为你收集整理的verilog仿真文件编写的全部内容,希望文章能够帮你解决verilog仿真文件编写所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
发表评论 取消回复