玩命石头

文章
4
资源
0
加入时间
3年0月28天

verilog仿真文件编写

verilog仿真文件大概框架:·timescale 1ns/1ps //但需要时间module xxx_tb(); //仿真文件不需要输入和输出,intput clk;reg [width:0] xx; //根据需求定义激励及位宽度initial begin #xx ......