1. 首页
  2. 文章中心
  3. systemverilog

关于@(posedge clk)和@(itf.cb)的区别

112 阅读 0 评论
我是靠谱客的博主 激昂唇彩，这篇文章主要介绍关于@(posedge clk)和@(itf.cb)的区别，现在分享给大家，希望可以做个参考。

一、采样region区别

  • @(posedge clk)采样是在active region，这里会采样最新的值，这是因为 @(posedge clk)它是RTL代码，它执行的在前面；
  • @(itf.cb)采样会在prepone region，preponed region也就是上一个时钟结束后稳定的值；
    关于RTL与program代码发生在不同的timeregion说明
    在这里插入图片描述

二、具体示例代码

复制代码
1
2
3
module top_tb;
bit clk;
bit [1:0

最后

以上就是激昂唇彩最近收集整理的关于关于@(posedge clk)和@(itf.cb)的区别的全部内容，更多相关关于@(posedge内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(74)

相关文章

Verilog中使用连续@posedge会是什么现象，是否可综合
Verilog中使用连续@posedge会是什么现象，是否可综合
FPGA学习笔记：单次调用@(posedge clk)（没有always）
FPGA学习笔记：单次调用@(posedge clk)（没有always）
verilog 入门程序
verilog 入门程序
Verilog时序电路设计指南Verilog时序电路设计指南阻塞赋值的使用非阻塞赋值锁存器与触发器同步与异步复位的使用使用if-else与案例分析内部生成的时钟门控时钟设计中“流水线”的使用同步设计建模指南同一模块中的多个时钟设计中的多相位时钟异步设计建模指南
Verilog时序电路设计指南Verilog时序电路设计指南阻塞赋值的使用非阻塞赋值锁存器与触发器同步与异步复位的使用使用if-else与案例分析内部生成的时钟门控时钟设计中“流水线”的使用同步设计建模指南同一模块中的多个时钟设计中的多相位时钟异步设计建模指南
关于@(posedge clk)和@(itf.cb)的区别
关于@(posedge clk)和@(itf.cb)的区别
IC笔试牛客网verilog刷题总结四
IC笔试牛客网verilog刷题总结四
一周掌握FPGA Verilog HDL语法 day 1
一周掌握FPGA Verilog HDL语法 day 1
verilog语法笔记 续前
verilog语法笔记 续前

评论列表共有 0 条评论

立即
投稿
返回
顶部