数字逻辑电路（六）时序逻辑电路

数字逻辑电路（六）

目录

时序逻辑电路

1.时序逻辑电路概述

2.时序逻辑电路的分析

3.时序逻辑电路的设计

---

时序逻辑电路

1.时序逻辑电路概述

        1.1典型时序电路组成：组合逻辑电路、存储电路

        1.2时序电路特点

       (1)有存储电路:（触发器或者带反馈的组合电路）

        1.3时序逻辑电路的分类

        (1)同步时序电路：存储电路的状态转换是在统一时钟控制下同步进行的(左)

        (1)米里型时序电路的输出函数为Z=F(（X,Q),即某时刻的输出决定于该时刻的外部输入和内部状态Q(左)

2.时序逻辑电路的分析

        2.1步骤分析

        1、分析电路结构同步o异步？FF的种类？有无输入输出？

         2.2（同步时序+摩尔型）

        分析如图所示的同步时序逻辑电路，说明该电路的逻辑功能，并画出状态转换图和时序图。

         （1）写驱动方程

                                

                                

                                

          （2）状态转移方程

             

          （3）输出方程        

          （4）列出状态转移表

                （5）画出状态转移图

                 （6）画出时序图

                 （7）功能分析

电路对时钟信号进行计数。每经过6个时钟脉冲，电路输出一个脉冲。所以是具有自启动功能的6进制（模六）计数器，Z输出是进位脉冲。

        例题1：分析如图时序逻辑电路，说明该电路的逻辑功能，画出状态转换图和时序图。(P14)

 该电路为具有自启动功能的6进制计数器

        例题2： 画出如图的时序逻辑电路的时序图。（P19）

 从时序图可看出，电路正常工作时，各触发器的Q端轮流出现

         2.3（同步时序+米里型）

析如图所示的同步时序逻辑电路，说明该电路的逻辑功能，并画出状态转换图和时序图。

         （1）写驱动方程

        

          （2）状态转移方程

             

          （3）输出方程        

          （4）列出状态转移表

                （5）画出状态转移图

                 （6）画出时序图

                 （7）功能分析

         例题1:试分析时序电路的逻辑功能。（P21）

 

 观察状态图和时序图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变；

当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y输出1，且电路状态将在下一个CP上升沿回到00.输出信号的下降沿可用于触发进位操作。

 

         例题2：分析下图所示的同步时序电路

         （1）写驱动方程

        

          （2）状态转移方程

             

          （3）输出方程                  

          （4）列出状态转移表

                （5）画出状态转移图

                 （6）画出时序图

                 （7）功能分析

 由状态图可见，电路的有效状态是三位循环码。

        2.4(异步时序+摩尔型)

         （1）写驱动方程和时钟方程

        

          （2）状态转移方程

             

          （3）列出状态转移表

                （4）画出状态转移图

                 （5）画出时序图

                 （6）功能分析

电路具有递减计数功能，是一个3位二进制异步减法计数器

        课后题：下图所示为一个计数电路，设各触发器的初始状态为 000。