概述
引入pipeline 流水线操作是优化时序的一种方法。
竞争冒险：
1、任何寄存器的反转都是有时间的，纯组合逻辑必然导致毛刺的产生，组合逻辑的结果中间寄存器作为同步可优化逻辑。
参考：
FPGA设计高级技巧Xilinx篇
最后
以上就是痴情黑米为你收集整理的verilog时序优化的全部内容，希望文章能够帮你解决verilog时序优化所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复