FFT ：100 Gsps 数据吞吐率的高度并行4096点FFT

以5G为核心的通信技术，正在构建以高带宽、低延时、大接入为特点的新一代通信网络。应用场景的不断扩展、系统方案的不断进步，对模块的实现不断提出了更高的要求。其中之一就是傅立叶变换(简称为DFT)。

1965年Cooley和Tukey提出了计算DFT的快速算法FFT。FFT及其不同形式的改进算法是目前实现傅立叶变换的主流方法，也因此FFT成为了DFT的代名词。在ASIC芯片和FPGA设计中，FFT有成熟的开源VHDL、verilog代码可供参考，主流厂家也都提供标准的FFT IP 核，供工程师们免费使用，以完成FPGA或芯片的设计。

但是，针对超高速、高带宽、低延时的需求，经典的FFT设计或面临挑战。在高带宽的应用中，为了实现10～100Gsps甚至更高的数据吞吐率，可行的设计是采用高度并行的方案。比如4096点傅立叶变换，采用128路并行运算，数据吞吐率在单通道速率的基础上有100倍以上的提升，现有工艺技术可实现100Gsps以上的数据吞吐率。

乘法数量是衡量计算量的重要参数。经典理论中，4096点FFT实数乘法次数为73728次（假定复数乘法采用3个实数乘法实现），在128路并行输入情况下，理想的设计是将这些乘法在32个输入时钟内分布式完成，但数量依然庞大，将占据过多的硬件资源，更重要的是，这也意味着芯片的功耗过大，以至于无法持续正常工作。

MFT(Matrix-based Fourier Transform)是经典FFT的一个革新性改进。 应用与FPGA/ASIC设计，可显著降低傅立叶变换在芯片/FPGA设计中的资源及功耗。

我们设计的128路并行输入的 MFT4096，乘法器数据量仅为FFT的（2%～54%）。

MFT算法不再沿用FFT的基本框架，以码流的方式处理数据，采用PWR（Process While Receive）方式来实现信号处理，显著地提高了信号处理的速度、缩短运算时间，减少芯片资源、降低运行功耗。在高速实时图像处理、信号处理领域具有重要意义。

最后

以上就是糟糕红酒为你收集整理的FFT ：100 Gsps 数据吞吐率的高度并行4096点FFT的全部内容，希望文章能够帮你解决FFT ：100 Gsps 数据吞吐率的高度并行4096点FFT所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。