我是靠谱客的博主 独特外套，最近开发中收集的这篇文章主要介绍设计一个序列信号发生器电路，能在CLK信号作用下周期性输出“0010110111”的序列信号，觉得挺不错的，现在分享给大家，希望可以做个参考。
概述
设计一个序列信号发生器电路，能在CLK信号作用下周期性输出“0010110111”的序列信号.
module sequence(
input clk,
input rst_n,
output out
);
reg [9:0] sequence;
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
sequence <= 10'b0010110111;
else
sequence <= {sequence[8:0],sequence[9] };
end
assign out = sequence[9] ;
endmodule
最后
以上就是独特外套为你收集整理的设计一个序列信号发生器电路，能在CLK信号作用下周期性输出“0010110111”的序列信号的全部内容，希望文章能够帮你解决设计一个序列信号发生器电路，能在CLK信号作用下周期性输出“0010110111”的序列信号所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复