单片机CPLD/FPGA开发综合实验,QY-DPJ05

72 阅读 0 评论 48 点赞

我是靠谱客的博主动听小蜜蜂，最近开发中收集的这篇文章主要介绍单片机CPLD/FPGA开发综合实验,QY-DPJ05，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

CPLD
Complex Programmable Logic Device
复杂可编程逻辑器件
FPGA
Field Programmable Gate Array
现场可编程逻辑门阵列
逻辑器件
用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门，在此基础上可实现复杂的时序和组合逻辑功能。
可编程逻辑器件
器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。
基于乘积项的CPLD的基本结构
这种CPLD的结构可分为三块：可编程逻辑阵列(LAB)、可编程连线(PIA)和可编程I/O控制块。
A. 可编程逻辑阵列是器件的基本结构，由若干个可编程逻辑宏单元(Logic Macro Cell,LMC)组成，它实现基本的逻辑功能.LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。
B. 可编程的I/O单元
CPLD的I/O单元(Input/Output Cell,IOC)是内部信号到I/O引脚的接口部分。
根据器件和功能的不同,各种器件的结构也不相同。由于阵列型器件通常只有少数几个专用输入端，大部分端口均为I/O端，而且系统的输入信号通常需要锁存。因此I/O常作为一个独立单元来处理。
C. 可编程连线阵列(PIA)
各逻辑宏单元通过可编程连线阵列接受来自输入端的信号，并将宏单元的信号送至目的地。这种互联机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。
可编程内部连线的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互联网络。
CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。
FPGA结构原理
内部结构称为LCA（Logic Cell Array）由三个部分组成：
可编程逻辑块（CLB）
可编程输入输出模块（IOB）
可编程内部连线（PIC）
CPLD与FPGA的区别
程序存储
FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。
CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。
资料类型
FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。
CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。
内部结构
FPGA为细粒度结构，它内部有丰富连线资源，CLB分块较小，芯片利用率较高。
CPLD为粗粒度结构，它的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。
布线方式
FPGA为非连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。
CPLD为连续式布线。 CPLD每次布线路径一样，它的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。
FPGA/CPLD与单片机相比有哪些优势
1,FPGA运行速度快
FPGA内部集成锁项环,可以把外部时钟倍频,核心频率可以到几百M,而单片机运行速度低的多.在高速场合,单片机无法代替FPGA
2,FPGA管脚多,容易实现大规模系统
单片机IO口有限,而FPGA动辄数百IO,可以方便连接外设.比如一个系统有多路AD,DA,单片机要进行仔细的资源分配,总线隔离,而FPGA由于丰富的IO资源,可以很容易用不同IO连接各外设
3,FPGA内部程序并行运行,有处理更复杂功能的能力
单片机程序是串行执行的,执行完一条才能执行下一条,在处理突发事件时只能调用有限的中断资源;而FPGA不同逻辑可以并行执行,可以同时处理不同任务,这就导致了FPGA工作更有效率
4,FPGA有大量软核,可以方便进行二次开发
FPGA甚至包含单片机和DSP软核,并且IO数仅受FPGA自身IO限制,所以,FPGA又是单片机和DSP的超集,也就是说,单片机和DSP能实现的功能,FPGA一般都能实现

上海求育QY-DPJ05单片机CPLD/FPGA开发综合实验装置集MCS-51 单片机,CPLD/FPGA及综合等技术于一体，提供了优化的软件和硬件集成资源，适合“ 单片机原理及接口技术” “CPLD/FPGA 原理及其应用技术 ” 教学大纲的要求，实验系统提供了丰富的硬件接口电路和功能模块，并提供各种接口电路的应用范例和测试程序以及详细的应用说明，帮助用户快速地掌握这些接口的应用方法，是各高等院校开展单片机、CPLD/FPGA 教学、课程设计、电子设计竞赛及科研开发的理想系统。
MCS-51 单片机系统
丰富的接口电路，这些单片机接口电路涵盖了 MCU 的各个应用领域，并能够提供用户
领先的应用和设计的方法。 CPU 芯片引脚引出，可以任意的连接自己的实际应用系统。配有专业的 hy-3000 型高性能 MCS-51 硬件仿真器， 64K 数据空间、 64K 程序空间全部开放，不占用 CPU 资源，采用双 CPU 模式，仿真 CPU 和用户 CPU 独立运行，具有编辑、编译、下载、单步、跟踪、断点、运行等多种功能。上位仿真软件支持汇编、 C 语言。可运行于 WIN98/2000/NT/XP 操作系统平台。
CPLD/FPGA 系统，包含数字和模拟 EDA 系统
数字 EDA 系统配有 Altera 公司的 EP1K30 器件，具有 30000 门的 FPGA 芯片，可兼容多种电压内核芯片。也可配置 Lattice 公司的 ISPLSI1032E 器件，具有 6000 门的 CPLD 芯片。
模拟 EDA 系统配有 Lattice 公司的 ispPAC 系列器件，配套专用编程下载线和下载软件。