Verilog实现循环左移右移

107 阅读 0 评论 71 点赞

我是靠谱客的博主香蕉豌豆，最近开发中收集的这篇文章主要介绍Verilog实现循环左移右移，觉得挺不错的，现在分享给大家，希望可以做个参考。

例1：

实现循环右移；

reg[7:0]shifter;

always@(posedge
clk)

begin

shifter
<= {shifter[0],shifter[7:1]};

end

解释：每一次时钟上升沿来都是把原来的最低位往最高位搬移一次。

例2：

实现循环左移；

reg[7:0]shifter;

always@(posedge
clk)

begin

shifter
<= {shifter[6：0],shifter[7]};

end

解释：每一次时钟上升沿来都是把原来的最高位往最低位搬移一次。

以上就是香蕉豌豆为你收集整理的Verilog实现循环左移右移的全部内容，希望文章能够帮你解决Verilog实现循环左移右移所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。