Verilog实现循环左移右移

209 阅读 0 评论 138 点赞

我是靠谱客的博主香蕉豌豆，这篇文章主要介绍Verilog实现循环左移右移，现在分享给大家，希望可以做个参考。

例1：

实现循环右移；

reg[7:0]shifter;

always@(posedge
clk)

begin

shifter
<= {shifter[0],shifter[7:1]};

end

解释：每一次时钟上升沿来都是把原来的最低位往最高位搬移一次。

例2：

实现循环左移；

reg[7:0]shifter;

always@(posedge
clk)

begin

shifter
<= {shifter[6：0],shifter[7]};

end

解释：每一次时钟上升沿来都是把原来的最高位往最低位搬移一次。

以上就是香蕉豌豆最近收集整理的关于Verilog实现循环左移右移的全部内容，更多相关Verilog实现循环左移右移内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。