Implement the following circuit:

图中有一个 D 触发器与一个异或门,触发器的输出 q 和输入信号 in 一起作为异或门的输入。异或门的输入作为触发器的输入 d
module top_module (
input clk,
input in,
output reg out);
always @(posedge clk) begin
out <= in ^ out;
end
endmodule
最后
以上就是香蕉蓝天最近收集整理的关于【HDLBits刷题】Exams/m2014 q4d.的全部内容,更多相关【HDLBits刷题】Exams/m2014内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
发表评论 取消回复