Quartus-II 实现D触发器一、新建工程二、创建原理图文件三、仿真四、调用D触发器并仿真五、Verilog实现D触发器参考

180 阅读 0 评论 119 点赞

我是靠谱客的博主幸福未来，这篇文章主要介绍Quartus-II 实现D触发器一、新建工程二、创建原理图文件三、仿真四、调用D触发器并仿真五、Verilog实现D触发器参考，现在分享给大家，希望可以做个参考。

Quartus-II 实现D触发器

一、新建工程
二、创建原理图文件
三、仿真
四、调用D触发器并仿真
五、Verilog实现D触发器
参考

一、新建工程

详细可看QuartusⅡ 13.1 安装

在这里插入图片描述

二、创建原理图文件

在这里插入图片描述

设计电路图：
需要

4个nand2 与非门
1个not 非门
2个input
2个output

在这里插入图片描述

保存：
在这里插入图片描述

在这里插入图片描述

三、仿真

新建.vwf文件并加入管脚：
在这里插入图片描述

在这里插入图片描述

选择CLK，产生时钟信号：
在这里插入图片描述

保存文件后，仿真：
在这里插入图片描述

四、调用D触发器并仿真

新建原理图文件：
在这里插入图片描述

直接使用D触发器：
在这里插入图片描述

添加两个input和一个output：
在这里插入图片描述

仿真：
在这里插入图片描述

五、Verilog实现D触发器

New：
在这里插入图片描述

// dwave是文件名
module dwave(d,clk,q);
    input d;
    input clk;
    output q;

    reg q;

    always @ (posedge clk)//我们用正的时钟沿做它的敏感信号
    begin
        q <= d;//上升沿有效的时候，把d捕获到q
    end
endmodule

编译：

在这里插入图片描述