eda技术试卷_《EDA技术》试题及答案

第

1

页

共

7

页

一、

简答题：

(

30

分，每小题

5

分)

1.

CPLD

和

FPGA

有什么差异？在实际应用中各有什么特点？

答：差异：

(

1

)

CPLD

：复杂可编程逻辑器件，

FPGA

：现场可变成门阵列；

(

2

)

CPLD

：基于乘积项技术的确定

型结构，

FPGA

：基于查找表技术的统计型结构

;

(

3

)

CPLD

：

5500 ~ 50000

门，

FPGA

：

1K ~ 10M

门

。

实际应用中各自的特点：

CPLD

适用于逻辑密集型中小规模电路，编程数据不丢失，延迟固定，时序稳定；

FPGA

适用于数据密集型大规模电路，需用专用的

ROM

进行数据配置，布线灵活，但时序特性不稳定

2.

简述

VHDL

语言中端口模式

IN

，

OUT

，

BUFFER

和

INOUT

各自的特点及

OUT

，

BUFFER

与

INOUT

的主要区别？

答：端口模式中各自的含义与特点为：

IN

：输入，只读；

OUT

：输出，只写；

BUFFER

：带反馈的输出，可读可

写；

INOUT

：双向，可读可写。

OUT

，

BUFFER

，

INOUT

各自的区别：

OUT

模式下的信号，在程序中只能作为对象被赋值，不能作为源赋给其

他信号；

BUFFER

模式下的信号，在程序中既可作为对象被赋值，又可作为源赋给其他信号，对象和源是同时发

生，是同一个信号；

INOUT

模式下的信号，双向传输，同样既做对象又可作源，但对象和源不是同一个信号。

3.

VHDL

中有哪

3

种数据对象？详细说明它们的功能特点以及使用场所。

3

种数据对象为：常量、信号、变量。

各自的功能特点和使用场所：

常量：代表电路中一个确定的数，如电源、地等。全局量，信号变量使用的地方都可用

信号：代表电路中的某一条硬件连接线，包括输入、输出端口，信号赋值存在延迟。

全局量，使用场所：

architecture

、

package

、

entitiy

。

变量：代表电路中暂存某些值的载体。变量赋值不存在延迟。

局部量，使用场所：

process

、

function

、

procedure

。

4.

数字频率计功能是测量被测信号的频率，测量频率的基本原理是什么？实现的主要逻辑模块有那些？

答：频率计测量频率的基本原理是：

1

秒时间内代测信号的脉冲个数

。

实现频率计逻辑功能的主要模块有：

时间基准产生电路

：提供

1

秒中的准确计数时间信号；

计数脉冲形成电路

：将被测信号变换为可计数的窄脉冲，其输出受闸门脉冲的控制。

计数显示电路：

对被测信号进行计数，显示被测信号的频率

5.

VHDL

的基本结构及每部分的基本功能？

答：

VHDL

的基本结构由：

库(

Library

)

、程序包(

Package

)

、实体(

Entity

)

、结构体(

Architecture

)

和配置(

Configuration

)几部分组成。

每部分的基本功能为：

库(

Library

)

：用来存储预先完成的程序包和数据集合体的仓库。以供设计者对一些统一的语言标准或数据格式进

行调用。