begin:块名
在VerilgHDL语言中，可以给每个块取一个名字，只需将名字加在关键词begin或fork后面即
可。这样做的原因有以下几点。
- 这样可以在块内定义局部变量，即只在块内使用的变量。
- 这样可以允许块被其它语句调用，如被disable语句。
- 在Verilog语言里，所有的变量都是静态的，即所有的变量都只有一个唯一的存储地址，
因此进入或跳出块并不影响存储在变量内的值。
基于以上原因，块名就提供了一个在任何仿真时刻确认变量值的方法。
欢迎关注我，关于FPGA的问题欢迎留言讨论！
最后
以上就是甜蜜中心最近收集整理的关于begin:块名的全部内容，更多相关begin内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复