我是靠谱客的博主 娇气黑夜,最近开发中收集的这篇文章主要介绍verilog异步复位jk触发器_JK触发器(异步复位置位),觉得挺不错的,现在分享给大家,希望可以做个参考。

概述

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY jkff IS

PORT(clk,j,k,clr,pset:IN STD_LOGIC;

q,qb:OUT STD_LOGIC);

END jkff;

ARCHITECTURE behav1 OF jkff IS

SIGNAL q_s,qb_s:STD_LOGIC;

BEGIN

PROCESS(clk,pset,clr,j,k)

BEGIN

IF (clr=‘0’) THEN

q_s&lt=‘0’; qb_s&lt=‘1’;

ELSIF (pset=‘ 0’) THEN

q_s&lt=‘1’; qb_s&lt='0';

ELSIF (clk' event AND clk=' 1' ) THEN

IF (j=' 0' )AND(k=' 1' ) THEN

q_s&lt=' 0'; qb_s&lt=' 1';

ELSIF (j=' 1' )AND(k=' 0' ) THEN

q_s&lt=' 1'; qb_s&lt=' 0';

ELSIF (j=' 1' )AND (k=' 1' ) THEN

q_s&lt=NOT q_s; qb_s&lt=NOT qb_s;

END IF;

q&lt=q_s; qb&lt=qb_s;

END IF;

END PROCESS;

END behav;

最后

以上就是娇气黑夜为你收集整理的verilog异步复位jk触发器_JK触发器(异步复位置位)的全部内容,希望文章能够帮你解决verilog异步复位jk触发器_JK触发器(异步复位置位)所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
点赞(50)

评论列表共有 0 条评论

立即
投稿
返回
顶部