LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY jkff IS
PORT(clk,j,k,clr,pset:IN STD_LOGIC;
q,qb:OUT STD_LOGIC);
END jkff;
ARCHITECTURE behav1 OF jkff IS
SIGNAL q_s,qb_s:STD_LOGIC;
BEGIN
PROCESS(clk,pset,clr,j,k)
BEGIN
IF (clr=‘0’) THEN
q_s<=‘0’; qb_s<=‘1’;
ELSIF (pset=‘ 0’) THEN
q_s<=‘1’; qb_s<='0';
ELSIF (clk' event AND clk=' 1' ) THEN
IF (j=' 0' )AND(k=' 1' ) THEN
q_s<=' 0'; qb_s<=' 1';
ELSIF (j=' 1' )AND(k=' 0' ) THEN
q_s<=' 1'; qb_s<=' 0';
ELSIF (j=' 1' )AND (k=' 1' ) THEN
q_s<=NOT q_s; qb_s<=NOT qb_s；
END IF;
q<=q_s; qb<=qb_s；
END IF;
END PROCESS;
END behav;
最后
以上就是娇气黑夜最近收集整理的关于verilog异步复位jk触发器_JK触发器(异步复位置位)的全部内容，更多相关verilog异步复位jk触发器_JK触发器(异步复位置位)内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复