Verilog数码显示器00~99循环计数器电路
采用2位7段数码显示器设计一个00~99循环计数器电路。输入包括一个时钟输入端和一个低电平复位端,复位时输出88,两个输出分别控制高位和低位数码显示器。7位数码管显示器的结构图如下:`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2020/07/24