D触发器的工作原理以及Verilog代码（一/二）
文章主要参考---FPGA数字逻辑设计教程，郑利浩、王荃等译，电子工业出版社.[p 140--p 147]触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，可用做数字信号的寄存，移位寄存，分频和波形发生器等。1. D触发器的构成原理及真值表1.1 两个交叉耦合的反向器可以存储两个不同的状态在此基础上，可以利用两个与非门构成SR锁存器1.2 SR锁存器...
