概述
学习FPGA时写代码出现了一个莫名其妙的错误，syntax error near ?,无论如何也没查出来是啥错误，后来发现是 中英文输入出现了错误，本来应该是英文的冒号 “ : ” 结果我给打成了中文的冒号 “ ：”，于是就一直报error near ？
修改过后就ok了。
最后
以上就是温暖小熊猫为你收集整理的verilog中的 syntax error near ?的全部内容，希望文章能够帮你解决verilog中的 syntax error near ?所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复