我是靠谱客的博主 寂寞书本,最近开发中收集的这篇文章主要介绍system Verilog中定宽数组,动态数组,关联数组,队列分析比较,觉得挺不错的,现在分享给大家,希望可以做个参考。

概述

1、定宽(定长、定维)数组

①声明的时候就开辟了空间,大小被显式的指定。按存储方式分为合并数组非合并数组

合并数组也叫压缩数组,维度定义都在标识符前面,维度按从左到右依次是高维到低维。(具有预定义宽度的整数类型不能作为合并数组,如integer,int,byte等)

非合并数组也叫非压缩数组,任意一个维度定义在标识符之后。标识符后边为高纬度,标识符前面为低纬度,标识符同侧还是遵循左高维右低维的原则。

2、动态数组

①需要使用new[]来动态开辟空间,可以自由指定大小,也可以赋值给数据类型相同的静态数组。

②存储空间只有在运行时被new[]显式分配,才能存在。

3、关联数组

①当需要超大空间又不需要里面全部的成员数据时可以声明为关联数组,可以节省空间。

②使用前不会开辟存储空间,通过标号来分配空间和访问的数组。只分配使用到的特定地址的空间。

③索引值可以时任何数据类型,但必须是独一无二的。

  1. 队列

①大小可变,具有相同数据类型的可变集合。

②可以在任何地方添加或删除元素,通过索引下标实现对任意元素的访问。

③不需要new开辟空间,声明时就分配了空间,如声明时没有初始值那么会被初始化成一个空队列。

④使用队列的方法push_back和pop_front可以形成一个先进先出的FIFO。

最后

以上就是寂寞书本为你收集整理的system Verilog中定宽数组,动态数组,关联数组,队列分析比较的全部内容,希望文章能够帮你解决system Verilog中定宽数组,动态数组,关联数组,队列分析比较所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
点赞(78)

评论列表共有 0 条评论

立即
投稿
返回
顶部