module toggle(input T,
input clk,
output reg Q
);
always @(posedge clk )
if(T == 1) Q <= ~Q;
else Q <= Q;
endmodule
module cy4(input CLK,
output Q0,Q1,Q2
);
wire CP0;
wire CP1;
wire CP2;
assign CP0 = ~(~Q2 & ~CLK);
assign CP1 = ~Q0;
assign CP2 = ~(~CLK&(Q0&Q1+Q2));
toggle FF0(.T(1),.clk(~CP0),.Q(Q0));
toggle FF1(.T(1),.clk(~CP1),.Q(Q1));
toggle FF2(.T(1),.clk(~CP2),.Q(Q2));
endmodule
最后
以上就是欣慰鱼最近收集整理的关于五个连续二进制编码状态的异步计数器(结构描述法)的全部内容，更多相关五个连续二进制编码状态内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复