概述
reg型变量泛指这种类型的变量的值受别的信号的影响，比如选择器，输出信号受输入信号影响，当输入信号改变时，输出信号就会改变，这种影响可以称为“触发”。注意reg型变量并不是指数字电路中的寄存器，数字电路中的寄存器特指由触发器构成的存储器，是一种时序逻辑电路。
最后
以上就是慈祥可乐为你收集整理的Verilog HDL中的reg型变量的理解的全部内容，希望文章能够帮你解决Verilog HDL中的reg型变量的理解所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复