概述
https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5b
module top_module (
input clk,
input areset,
input x,
output z
);
parameter A=0,B=1;
reg state, next;
always @(*)
begin
case(state)
A: next = x?B:A;
B: next = x?B:B;
endcase
end
always@(posedge clk or posedge areset)
begin
if (areset)
state <= A;
else
state <= next;
end
assign z=(state==B & x==0)|(state==A & x==1);
endmodule
最后
以上就是欢呼篮球为你收集整理的hdlbits_Exams/ece241_2014_q5b的全部内容，希望文章能够帮你解决hdlbits_Exams/ece241_2014_q5b所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复