verilog捕获上升沿、下降沿（切记初始化问题）

201 阅读 0 评论 133 点赞

我是靠谱客的博主直率胡萝卜，这篇文章主要介绍verilog捕获上升沿、下降沿（切记初始化问题），现在分享给大家，希望可以做个参考。

在捕获上升沿的时候栽个小跟头，搞了好一会，才发现问题。。。。。

捕获上升沿的时候，切记要初始化位1，仔细想一下你就会明白。。(捕获下降沿时则初始化为0）

捕获上升沿：

input  signal;
output P_signal;
reg    signal_delay;
 
always@(posedge clk)
if(rst)
    signal_delay <= 1'b1;
else
    signal_delay <= signal;

assign P_signal = (~signal_delay && signal);

捕获下降沿：

input  signal;
output F_signal;
reg    signal_delay;
 
always@(posedge clk)
if(rst)
    signal_delay <= 1'b0;
else
    signal_delay <= signal;

assign F_signal = (signal_delay && ~signal);