概述
//D触发器的声明
module D_FF(input CLK,D,CR,
output reg Q
);
always @(negedge CLK or negedge CR)
if(!CR) Q <= 1'b0;
else Q <= D;
endmodule
//调用D触发器的模块
module cy4(input CP,RST,
output Z
);
wire Q0;//把Q0定义成内部变量,对应的电路图中Q0也确实在内部.
D_FF FF0(.D(~Q0),.CLK(CP),.CR(RST),.Q(Q0));
D_FF FF1(.D(~Q1),.CLK(Q0),.CR(RST),.Q(Q1));
assign Z = Q0 & Q1;
endmodule
最后
以上就是魁梧泥猴桃为你收集整理的异步二进制递减计数器(结构描述方法)的全部内容，希望文章能够帮你解决异步二进制递减计数器(结构描述方法)所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复