概述
1.VHDL语言
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cnt4 is
port(clk : in std_logic;
q : buffer std_logic_vector(3 downto 0));
end cnt4;
architecture behave of cnt4 is
begin
process(clk)
begin
if clk'event and clk = '1' then
if q = 15 then
q <= "0000";
else
q <= q+1;
end if;
end if;
end process;
end behave;
2.注意
2.1.使用整型Integer时，必须定义整数取值范围
2.2.加减算术符的适用范围——整数
2.3.整数和位的表达方式：1 + 5; ‘1’；“1011”
最后
以上就是个性故事为你收集整理的VHDL——4位二进制加法计数器的实现的全部内容，希望文章能够帮你解决VHDL——4位二进制加法计数器的实现所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复