module cy4(input T,
input clk,
input rst_n,
output reg Q
);
always @(posedge clk or negedge rst_n)
if(!rst_n) Q <= 1'b0;
else if(T == 1) Q <= ~Q;
else if(T == 0) Q <= Q;
else;
endmodule
测试脚本代码：
`timescale 1 ns/ 1 ps
module cy4_vlg_tst();
reg T;
reg clk;
reg rst_n;
wire Q;
cy4 i1 (
.Q(Q),
.T(T),
.clk(clk),
.rst_n(rst_n)
);
initial
begin
clk = 0;
rst_n = 0;
10;
rst_n = 1;
T = 0;
10;
T = 1;
10;
stop;
s
t
o
p
;
display(“Running testbench”);
end
always #20 clk = ~clk;
endmodule
最后
以上就是贪玩猫咪最近收集整理的关于T触发器10;10;10;的全部内容，更多相关T触发器10内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复