贪玩猫咪

文章
5
资源
0
加入时间
2年10月21天

T触发器10;10;10;

module cy4(input T, input clk, input rst_n, output reg Q ); always @(posedge clk or negedge rst_n) if(!rst_n) Q <= 1’b0; else if(T == 1) Q <= ...