1. 首页
  2. 文章中心
  3. 计算机硬件设计

计算机硬件系统设计—4位BCD计数器4位BCD计数器

83 阅读 0 评论
我是靠谱客的博主 忐忑老虎，最近开发中收集的这篇文章主要介绍计算机硬件系统设计—4位BCD计数器4位BCD计数器，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

4位BCD计数器

功能：对输入的时钟信号进行计数。
输入：时钟信号Clk，使能信号En，异步复位信号Rst。
输出：4位输出Q，进位输出Cout。
要求：
(1)当En=1且有时钟信号输入变化时（Clk从0变化到1）时，Q的值增加1，且Q只能在0-9之间变化，Cout=(Q==9)?1:0；当Rst为1时，Q和 Cout均清零。
(2)先设计BCD计数器的状态转换和输出函数电路并进行封装；
(3)利用状态转换电路和输出函数逻辑电路，结合D触发器构建4位BCD计数器；
电路完成后，通过变化En、时钟信号和复位信号进行测试。

总线路图
在这里插入图片描述
状态转换

功能:使BCD数据加1

在这里插入图片描述
输出函数

Cont=(Q-==9)?1:0

在这里插入图片描述
测试
在这里插入图片描述
在这里插入图片描述
……
在这里插入图片描述
在这里插入图片描述

最后

以上就是忐忑老虎为你收集整理的计算机硬件系统设计—4位BCD计数器4位BCD计数器的全部内容，希望文章能够帮你解决计算机硬件系统设计—4位BCD计数器4位BCD计数器所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(55)

相关文章

模24的8421BCD码计数器（Verilog HDL语言描述）（仿真与综合）
模24的8421BCD码计数器（Verilog HDL语言描述）（仿真与综合）
【Verilog HDL 训练】第 08 天（二进制、Johnson、环形计数器）
【Verilog HDL 训练】第 08 天（二进制、Johnson、环形计数器）
cd4017引脚图及功能_芯片CD4017解析
cd4017引脚图及功能_芯片CD4017解析
题目：用verilog实现4bit约翰逊(Johnson)计数器。
题目：用verilog实现4bit约翰逊(Johnson)计数器。
计算机硬件系统设计—4位BCD计数器4位BCD计数器
计算机硬件系统设计—4位BCD计数器4位BCD计数器
FPGA学习笔记23 -- Johnson 计数器
FPGA学习笔记23 -- Johnson 计数器
数字集成电路 -- 各种计数器简介（环形计数器，扭环形计数器，线性反馈移位寄存器，行波计数器）
数字集成电路 -- 各种计数器简介（环形计数器，扭环形计数器，线性反馈移位寄存器，行波计数器）
[笔记] Johnson计数器(十)
[笔记] Johnson计数器(十)

评论列表共有 0 条评论

立即
投稿
返回
顶部