FPGA极易入门教程----数码管篇（1）静态显示1、数码管简介2、数码管的显示方式3、静态显示4、其他

78 阅读 0 评论 52 点赞

我是靠谱客的博主顺心未来，最近开发中收集的这篇文章主要介绍FPGA极易入门教程----数码管篇（1）静态显示1、数码管简介2、数码管的显示方式3、静态显示4、其他，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

1、数码管简介

数码管是一种半导体发光器件，其基本单元是发光二极管。数码管按段数一般分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管（多一个小数点显示）。当然也还有一些其他类型的数码管如“N”形管、“米”字管以及工业科研领域用的 16 段管、24 段管等，在此就不详细介绍。本文仅介绍8段式的数码管。

图1：8段式的数码管结构

在上图中，我们可以看到数码管是由7根长条形发光二极管（a~g），1个点型发光二极管dp（表示小数点）组成。这8个发光二极管的连接方式有两种：共阴极和共阳极：

共阴极：8个二极管的参考地GND都接到一起，二极管的另一端单独接出（a-g、dp），通过对不同二极管的电源控制，即可实现对应二极管的亮灭，此类数码管被称为共阴极数码管。将a-g或dp的端口给与高电平，即可点亮对应的二极管；反之、给与低电平，即可熄灭对应的二极管；
共阳极：8个二极管的电源都接到一起，二极管的另一端单独接出（a-g、dp），通过对不同二极管的电源控制，即可实现对应二极管的亮灭，此类数码管被称为共阳极数码管；将a-g或dp的端口给与低电平，即可点亮对应的二极管；反之、给与高电平，即可熄灭对应的二极管；。

根据上述我们可以总结：共阴极数码管使用高电平控制点亮；而共阳极数码管使用低电平控制点亮。

2、数码管的显示方式

对于共阳极数码管来说：

假设我们使用一个7位（先不管小数点）的二进制数num来分别表示二极管a~g，即num的最高位num[6]=“a的值”，num[5]=“b的值”······num[0]=“g的值”。那么只要控制num的值，我们就可以实现点亮数码管的对应二极管。比如，num=7’b000_0110，那么就是对应的b(从右数第2位)、c(从右数第3位)被点亮，具体到数码管就是显示了一个类似“1”的效果，如下：

图2：共阴极数码管显示数字“1”

其他数字的演示就不做了，根据这个原理可以整理出0~9这10个数字的编码方式（适用共阳极，共阴极只要将编码取反即可）：

图3：共阳极数码管编码表

这里涉及到两个概念：

段选：单个数码管的二极管控制信号（a~g），控制段选可以实现数码管显示不同的数字
位选：单个数码管的“电源开关”信号，只有在位选有效的情况下（有电情况下），控制数码管的段选才有意义

也就是说通过控制位选可以控制数码管是否上电工作，通过控制段选可以控制数码管显示具体的内容。

在通常的设计中，只用一个数码管显然是不太方便的，一般都需要4个、6个或者多个（这个看自身，我们这里用6个举例）。假设我们需要用6个数码管来显示数字，那么岂不是需要控制8个*6=48个信号，也就是需要48个IO口来进行控制？虽然我们知道FPGA的IO资源比较丰富，但是也架不住这么造不是？

所以一般在FPGA开发板中，基本都是将6个数码管的8个二极管的控制信号（段选）连接到了一起来统一控制，而将数码管的位选信号分开控制。

3、静态显示

我们可以通过位选信号去控制数码管点亮，而在同一时刻，位选选通的数码管上显示的字形是一样的，因为我们将 6 个数码管相对应的段选连在了一起，数码管的显示自然就相同了，数码管的这种显示方式即为静态显示。

接下来我以某Cyclone IVE的开发板为例，编写静态显示的驱动代码进行验证。该开发板有6个共阳极数码管（低电平控制亮），数码管位选控制信号（低电平有效）。

3.1、端口

驱动模块输入输出端口如下：

图4：数码管静态显示模块框图

各信号含义如下：

输入端：
- sys_clk：系统时钟，我的开发板是50M，周期20ns
- sys_rst_n：低电平有效的异步复位信号
- num[3:0]：需要显示的数字，共10个数字，所以需要4bit的位宽
输出端
- dis_seg[6:0]：数码管7位段选，从高到底分别控制二极管a~g，低电平有效
- dis_sel[5:0]：数码管位宽，共6个数码管所以共需要6bit，低电平有效
- dp：小数点二极管控制信号，低电平有效

3.2、Verilog代码

驱动代码很好写，我们只需要使用两个always块和1个assign语句即可完成。

第1个 always块来对位选信号赋值，这里复位熄灭所有数码管；复位完成后给所有数码管供电（选中所有数码管）

//控制数码管位选信号（低电平有效），选中所有的数码管
always @ (posedge sys_clk or negedge sys_rst_n) begin
   if (!sys_rst_n)
       dis_sel <= 6'b111111;                   //复位熄灭所有数码管
   else
       dis_sel <= 6'b000000;                   //复位完成后给所有数码管供电
end

第2个 always块来段选信号赋值，根据输入的数据（要显示的数）来对段选信号赋取对应的码值。

//根据数码管显示的数值，控制段选信号（低电平有效）
always @ (posedge sys_clk or negedge sys_rst_n) begin
   if (!sys_rst_n)
       dis_seg <= 7'b111_1111;                   //复位时熄灭数码管（这一条用处不大，因为复位时数码管也不供电）
   else begin
       case (num)
           4'h0 : dis_seg <= 7'b000_0001;       //显示数字“0”，则数码管的段选编码为7'b000_0001
           4'h1 : dis_seg <= 7'b100_1111;
           4'h2 : dis_seg <= 7'b001_0010;
           4'h3 : dis_seg <= 7'b000_0110;
           4'h4 : dis_seg <= 7'b100_1100;
           4'h5 : dis_seg <= 7'b010_0100;
           4'h6 : dis_seg <= 7'b010_0000;
           4'h7 : dis_seg <= 7'b000_1111;
           4'h8 : dis_seg <= 7'b000_0000;
           4'h9 : dis_seg <= 7'b000_0100;       //显示数字“9”，则数码管的段选编码为7'b000_0100
           default : dis_seg <= 7'b111_1111;   //其他数字（16进制的数字相对10进制无效）则熄灭数码管
       endcase
   end
end

小数点显示我们暂时不用，直接将其赋值1，使其失效。

assign dis_dp = 1'b1; //小数点，我们暂时不同，使其无效即可

完整代码如下：

//6位8段式数码管静态显示驱动

//端口定义
module dis_sta_dri (
	input 				sys_clk ,				//时钟信号
	input 				sys_rst_n ,				//复位信号（低有效）
			
	input		[3:0]	num,					//数码管显示的十进制数
	output reg 	[5:0] 	dis_sel,				//数码管位选
	output reg 	[6:0] 	dis_seg, 				//数码管段选
	output				dis_dp					//数码管小数点
);

assign dis_dp = 1'b1;							//小数点，我们暂时不同，使其无效即可

//控制数码管位选信号（低电平有效），选中所有的数码管
always @ (posedge sys_clk or negedge sys_rst_n) begin
	if (!sys_rst_n)
		dis_sel <= 6'b111111;					//复位熄灭所有数码管
	else
		dis_sel <= 6'b000000;					//复位完成后给所有数码管供电
end

//根据数码管显示的数值，控制段选信号（低电平有效）
always @ (posedge sys_clk or negedge sys_rst_n) begin
	if (!sys_rst_n)
		dis_seg <= 7'b111_1111;					//复位时熄灭数码管（这一条用处不大，因为复位时数码管也不供电）
	else begin
		case (num)
			4'h0 : dis_seg <= 7'b000_0001;		//显示数字“0”，则数码管的段选编码为7'b000_0001
			4'h1 : dis_seg <= 7'b100_1111;
			4'h2 : dis_seg <= 7'b001_0010;
			4'h3 : dis_seg <= 7'b000_0110;
			4'h4 : dis_seg <= 7'b100_1100;
			4'h5 : dis_seg <= 7'b010_0100;
			4'h6 : dis_seg <= 7'b010_0000;
			4'h7 : dis_seg <= 7'b000_1111;
			4'h8 : dis_seg <= 7'b000_0000;
			4'h9 : dis_seg <= 7'b000_0100;		//显示数字“9”，则数码管的段选编码为7'b000_0100
			default : dis_seg <= 7'b111_1111;	//其他数字（16进制的数字相对10进制无效）则熄灭数码管
		endcase
	end
end

endmodule

那么现在静态显示的驱动写好了，我们还需要写个数据生成模块，也就是我们要想办法写入数据到这个驱动来进行显示。

这个模块只有两个always块，第1个 always块做一个1s的计时器，该计时器循环计时1s。该模块可以顺序生成0-9这10个数，每隔1s，数据累加1。

//1s计时模块，该模块循环计数到1s
always @ (posedge sys_clk or negedge sys_rst_n) begin
   if (!sys_rst_n)
       cnt_1s <= 0;                           //复位计数器为0
   else if(cnt_1s == (50_000_000 - 1))           //计数器计数到了1s，每个时钟周期20ns，则从0开始需要计数（1_000_000_000/20 - 1）
       cnt_1s <= 0;                           //计数器清零重新开始计数
   else
       cnt_1s <= cnt_1s + 1;                   //没有计数到1s则每个周期计数1次
end

第2个 always块每隔1s生成1个数据，数据范围0-9循环。

//数据生成模块，从0开始累加（每1s累加一次），到9结束。然后循环
always @ (posedge sys_clk or negedge sys_rst_n) begin
   if (!sys_rst_n)
       data <= 0;                               //复位时熄灭数码管（这一条用处不大，因为复位时数码管也不供电）
   else if(cnt_1s == (50_000_000 - 1))begin   //每次计数到1s
       if(data == 9)                           //数据生成到了9则重新开始从0生成
           data <= 0;
       else                                   //数据没有生成到9则累加1
           data <= data + 1;
   end
end

有了驱动模块和数据生成模块，我们再写一个顶层模块，顶层模块调用这两个模块并完成连接，实现模块化设计。顶层模块的代码如下：

//6位8段式数码管静态顶层文件
//例化静态显示驱动模块和数据生成模块，将数据生成模块生成的数字，通过静态驱动，用数码管显示出来

//端口定义
module dis_sta_top (
	input 				sys_clk ,			//时钟信号
	input 				sys_rst_n ,			//复位信号（低有效）
			
	output  	[5:0] 	dis_sel,			//数码管位选
	output  	[6:0] 	dis_seg, 			//数码管段选
	output				dis_dp				//数码管小数点
);

wire	[3:0]	data;						//需要显示的数字

//例化静态显示驱动模块
dis_sta_dri	dis_sta_dri_inst(
	.sys_clk 	(sys_clk	),				//时钟信号
	.sys_rst_n 	(sys_rst_n	),				//复位信号（低有效）
	
	.num		(data		),				//数码管显示的十进制数
	.dis_sel	(dis_sel	),				//数码管位选
	.dis_seg 	(dis_seg	),				//数码管段选
	.dis_dp		(dis_dp		)
);	
	
//例化数据生成模块	
data_generate	data_generate_inst (	
	.sys_clk 	(sys_clk	),				//时钟信号,50M
	.sys_rst_n 	(sys_rst_n	),				//复位信号（低有效）
	
	.data 		(data		)				//4位二进制数字
);	

endmodule

3.3、Testbench及仿真结果

可能看到这里，很多朋友就已经想要直接上板验证了。这里我说个忠告：做FPGA设计，一定要做仿真测试，一定要分析波形。做FPGA的设计不能拿着做单片机的思维来做，不能上来就是看上板结果。设计完成后，先做仿真，90%的问题（有点夸张了）都可以通过仿真规避掉。当然我知道，作为初学者，看到实验现象在板卡上显示的时候是很有趣和很有成就感的，但是相信我，如果你想在这条路上走得更远，就一定要做仿真分析波形，随着时间的流逝、经验的增加，日后一定会大幅提高你的能力，并帮你节约大量时间。

由于我们的工程中，我已经设计了激励，所以在TB文件中，我们仅仅需要提供时钟、复位即可。完整的TB文件如下：

//静态显示仿真激励TESTBENCH

`timescale 1ns/1ns	//时间单位/精度

//------------<模块及端口声明>----------------------------------------
module tb_dis_sta_top();

reg 			sys_clk;			//时钟信号
reg 			sys_rst_n;          //复位信号（低有效）
                                    
wire	[5:0] 	dis_sel;            //数码管位选
wire	[6:0] 	dis_seg;            //数码管段选
wire			dis_dp;             //数码管小数点

//------------<例化被测试模块>----------------------------------------
dis_sta_top		dis_sta_top_inst(
	.sys_clk	(sys_clk	),
	.sys_rst_n	(sys_rst_n	),
	
	.dis_sel	(dis_sel	),
	.dis_seg	(dis_seg	),
	.dis_dp		(dis_dp		)
);

//------------<设置初始测试条件>----------------------------------------
initial begin
	sys_clk = 1'b0;					//初始时钟为0
	sys_rst_n <= 1'b0;				//初始复位
	#25								//25个时钟周期后
	sys_rst_n <= 1'b1;				//拉高复位，系统进入工作状态
	
end
//------------<设置时钟>----------------------------------------------
always #10 sys_clk = ~sys_clk;		//系统时钟周期20ns

endmodule

仿真结果如下：

图5：仿真结果