数字电路复习

第一章 基本概念

原码：是最简单的机器数表示法。用最高位表示符号位，‘1’表示负号，‘0’表示正号。其他位存放该数的二进制的绝对值。

反码：正数的反码还是等于原码

负数的反码就是他的原码除符号位外，按位取反

补码：正数的补码等于他的原码
负数的补码等于反码+1。
（这只是一种算补码的方式，多数书对于补码就是这句话）

余3码：如余3码是由每个8421码加上3 （0011 ）后得到的，两个余三码相加时，结果需要修正，有进位则加3，无进位则减3。

格雷码（循环码）：若二进制码表示为: B[N-1]B[N-2]...B[2]B[1]B[0];

​ 相应地, 则二进制格雷码表示为: G[N-1]G[N-2]...G[2]G[1]G[0].

​ 其中最高位保留: G[N-1] = B[N-1];

​ 其他各位: G[i] = B[i+1] xor B[i]. (i = 0, 1, 2, ..., n-2)

奇偶校验码：奇校验:使信息位和校验位中“1”的个数共计为奇数
偶校验:使信息位和校验位中“1”的个数共计为偶数

第二章 基本门电路

公式

• $ A+BC = (A+B)(A+C) $

• $ A + A*B = A $

• $ A + A'*B = A +B $

• $ AB + A*B' = A $

• $ AB + A'C + BC = AB + A'C$

代入规则

一. 反演规则

(1) 将式中所有的“ . ”换成“+”，“+”换成“ . ”；

(2) 将所有的常量0换成1，1换成0；

(3) 将原变量换成反变量，反变量换成原变量，
即A→A' 、A'→A。

得到的新逻辑式即为Y'，这就是反演规则.

遵循两个原则

(1) 遵守“先括号、然后乘、最后加”的运算优先次序；

(2) 不属于单个变量上的非号保留不变。

二. 对偶规则

(1) 将式中所有的“ . ”换成“+”，“+”换成“ . ”；

(2) 将所有的常量0换成1，1换成0；

得到的新逻辑式定义为Y的对偶式，记为YD。

对偶规则性质：对于两个逻辑式Y1和Y2，若Y1 = Y2 ，则Y1D =Y2D。

最大项和最小项

最小项：同一逻辑函数的任意两个最小项之积为0；
因为任何一种变量取值都不可能使两个不同最小项同时为1，故相“与”为0。即　[mi · mj = 0 ]
相邻最小项：在同一逻辑函数中，只有一个变量不同的两个最小项称为相邻最小项。两个相邻最小项 之和可以合并成一项，并消去一对因子。

最大项：在n变量逻辑函数中，每个变量都参加，而且只能以原变量或者反变量形式出现一次所组成的 一个或项，称为最大项，用M表示

逻辑函数表示方法

• 函数表达式：表达式化简

• 真值表

• 卡诺图：卡诺图化简

• 逻辑图

• 波形图

第三章

OC/OD门

当A、B同时为高电平时TN导通，OD门输出为低电平；当A、B至少有一个为低电平时TN截止，输出端悬空，称为高阻状态，用Z(或z)表示，只有将OD门的输出端经上拉电阻RL接到电源上才能输出高电平，如上图(a)所示。 [ Y = (A*B)' ]

OC/OD门可用于不同逻辑电平器件间的接口电路、驱动高电压大电流负载以及实现“线与”逻辑等功能。

三态门

能够输出高电平、低电平和高阻三种状态的门电路称为三态门(Tri-state Gates)。三态门可以通过对普通门电路进行改造获得。

[ EN' = 0 ] [ Y = A’ ]

[EN' = 1 ] [高阻 Y = 高阻]

第四章 组合逻辑电路

特点

功能： 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

电路结构： 基本组成单元是门电路，不含存储电路，输出和输入之间无反馈

分析步骤

• 由逻辑电路图写出输出的逻辑函数式；
• 对逻辑函数式进行化简或变换；
• 列出真值表；
• 分析电路的逻辑功能。

编码器

编码器(Encoder)：能够实现编码功能的电路
数字电路中常用的编码器为二进制编码器，用于将2n个高、低电平信号编成n位二进制代码，因此命名为“2n线−n线”编码器，框图如下图所示，其中I0~I2n-1为2n个高、低电平信号的输入端，Y0~Yn-1为n位二进制代码输出端。

译码器

译码器(Decoder)：将每个输入的二进制代码译成对应的高、低电平信号输出。
与二进制编码器相对应，二进制译码器命名为“n线−2n线”译码器。二进制译码器的框图如下图所示，其中A0~An-1为n位二进制数输入，Y0~Y2n-1为2n个高、低电平输出。

数据选择器

数据选择器通常是从2n路数据中根据n位地址码的不同选择一路输出，故命名为“2n选一”数据选择器。设2选一数据选择器的两路数据分别用D0、D1表示，地址码用A0表示，输出用Y表示，则Y=F(D0, D1, A0)。根据2选一数据选择器的功能要求，可列出表4-12所示的真值表

[ Y = D0 * A' + D1 * A]

加法器

半加器：加法器不考虑来自低位的进位信号。

全加器：加法器考虑来自低位的进位信号。

竞争−冒险现象

竞争：门电路的两个输入信号同时向相反的逻辑电平跳变的现象。

竞争−冒险：由于竞争可能在电路的输出端产生尖峰脉冲的现象

在输入变量每次只有一个改变状态的简单情况下，如果函数表达式中同时存在有A和A'，那么我们称A为具有竞争能力的变量。对于具有竞争能力的变量，若将其余变量任意取值，函数表达式能够转化成Y=AA'或者Y=A+A'形式之一的，会发生竞争−冒险。

消除竞争−冒险的最好方法是采用不易产生竞争−冒险的同步电路结构

第五章 锁存器和触发器

锁存器/触发器的基本特点：

(1) 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1；

(2) 在触发信号的操作下，根据不同的输入信号可以置成0或1状态。

锁存器/触发器的分类：

• 按照逻辑功能分类
  • SR锁存器/触发器
  • D锁存器/触发器
  • JK触发器
• 按照动作特点分类
  • 门控锁存器
  • 脉冲触发器
  • 边沿触发器
• 按照存储数据的原理分类
  • 静态触发器：电路状态自锁
  • 动态触发器：栅电容存储电荷

锁存器

将输入信号作用前锁存器所处的状态定义为现态(Current State)，用Q表示，将输入信号作用后锁存器所处的状态定义为次态(Next State)，用Q*表示。

基本锁存器：由非门构成

SR锁存器：由与非门构成，有输入信号

(1) 当SD‘=1、RD’=1时，锁存器相当于双稳电路，由反馈回路维持原来的状态不变，Q*=Q；

(2) 当SD’=0、RD’=1时，Q*=1，即在输入信号SD’RD’=01的作用下，锁存器的次态为1；

(3) 当SD’=1、RD’=0时，Q*=0，即在输入信号SD’RD’=10的作用下，锁存器的次态为0；

(4) 当SD’=0、RD’=0时，Q和Q’同时为1，是一种错误的状态！因此，对于由与非门构成的SR锁存器，在正常应用的情况下，不允许SD’和RD’同时有效！

[Q*=(SD')'+RD'·Q=SD+RD'·Q]

其中两个输入信号SD’和RD’应满足SD’+RD’=1的约束条件。

JK触发器

由于S=J·Q'、R=K·Q，因此S·R=J·Q'·K·Q=0，所以JK触发器对输入信号J、K没有限制

Q*=S+R'·Q=J·Q'+(K·Q)'·Q=J·Q'+K'·Q

J	K	Q*	功能说明
0	0	Q	保持
0	1	0	置0
1	0	1	置1
1	1	Q'	翻转

D触发器

CLK	D	Q
↑	0	0
↑	1	1
其他	×	Q

T触发器

如果将JK触发器的两个输入端J、K相连，则当J=K=0时保持，J=K=1翻转。这种只具有保持和翻转功能的触发器称为T触发器

[Q*=Q']

第六章时序逻辑电路

特点

功能：任一时刻的输出不但与该时刻的输入信号有关，而且还与电路的状态有关。

电路：包含组合电路和存储电路两部分，其中存储电路是必不可少的；
存储电路的输出必须反馈到组合电路的输入端，与组合电路的输入一起决定时序逻辑电路的输 出。

虽然输出方程组、驱动方程组和状态方程组能够系统地描述时序电路的功能，但并不直观，所以还需要借助一些直观形象的图、表来描述时序电路的逻辑功能。常用的有状态转换表、状态转换图和时序图三种。

同步时序逻辑电路分析的一般步骤是：

(1) 写出输出方程组和驱动方程组；

(2) 求出状态方程组；
将驱动方程代入相应触发器的特性方程中，得到各触发器次态的函数表达式—状态方程；

(3) 列出状态转换表，画出状态转换图（或时序图）；

(4) 确定逻辑功能。

第七章半导体存储器

半导体存储器按功能进行划分，分为只读存储器 (Read Only Memory, ROM)和随机存取存储器(Random Access Memory, RAM)两大类。ROM一般用作程序存储器。RAM一般用作数据存储器

ROM分类

• PROM(Programmable ROM)为可编程ROM，结构与掩膜式ROM类似，只是在制造时每个存储结点上的晶体管是通过熔丝接通的，如右图所示，相当于每个结点预存的数据全部为1。
• EPROM（Erasable PROM）为可擦除PROM，存储结点采用浮栅MOS管存储数据。EPROM的编程（写入）需要使用能够产生高压脉冲信号的编程器完成，擦除需要在能够产生紫外线的擦除器中进行，擦除时间约需20~30min。
• E2PROM(Electrically EPROM)为电可擦除EPROM，存储结点采用Flotox MOS管存储数据。E2PROM擦/写需要使用能够产生高压脉冲信号的编程器完成，擦/写时间较长。
• 快闪存储器(Flash EPROM)简称闪存，是从EPROM和E2PROM发展而来的只读存储器，存储结点采用叠栅MOS管存储数据。闪存以其集成度高，成本低和使用方便等优点，成为U盘、SD卡等大容量存储器的主流产品。

RAM分类

• SRAM用锁存器存储数据，存储结点的结构和符号如下图所示。当SEL’和WR’均有效时，门控锁存器的时钟C1为高电平，这时锁存器打开而处于“透明”状态；当SEL’和WR’任意一个无效时，锁存器关闭而保存数据，所以静态RAM存储单元存储的数据是锁存器关闭瞬间的输入数据。
• DRAM是利用MOS管栅极电容可以存储电荷的原理而实现数据的存储。由于DRAM存储结点的结构非常简单，因此集成度很高，主要用于需要大量存储数据的场合。但由于MOS管的栅极电容极小而且有漏电流存在，电荷不能长期保存，所以在使用DRAM时需要定时刷新(Refresh)补充电荷以避免数据丢失。

扩展存储单元的数量称为字扩展，扩展存储单元的位数称为位扩展。当存储单元数和位数都不能满足要求时，一般先进行位扩展，再进行字扩展。

第九章 数模和模数转换器

把数字量转换成模拟量的过程称为数模转换或D/A转换，能够完成数模转换的电路或器件称为数模转换器或D/A转换器，简称DAC(Digital to Analog Converter)。

[Vlsr/Vfsr = 1/(2^n - 1)]

[V0 =- (Vref/2^n)Dn]

转换时间：[ t=(n+2)*T]

参考

参考例题

题目

1.设存储器的起始地址为0，2K×1的存储系统的最高地址为（ 07FFH ）

方法：换算为十六进制，然后减1。