带使能端的寄存器（verilog设计）

142 阅读 0 评论 94 点赞

我是靠谱客的博主尊敬中心，这篇文章主要介绍带使能端的寄存器（verilog设计），现在分享给大家，希望可以做个参考。

分享一下带使能端的D触发器的设计

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
module reg_A(Ain, Clock, R, Q);
input wire Ain;
input wire Clock;
input wire [15:0] R;
output reg [15:0] Q;

initial Q =0;

always@(posedge Clock)
    begin
        if(Ain == 1)
            Q <= R;
        else
            Q <= Q;
            
    end
    
    endmodule

测试代码如下

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
`timescale 1ns / 1ps

module test_regA(

    );
    reg Ain;
    reg Clock;
    reg [15:0] R;
    wire [15:0] Q;
    
    always #10 Clock = ~Clock;
    
    initial begin
        Clock = 1'b0;
        Ain = 1'b0;
        R = 16'h0000;
        
        #10 Ain = 1'b1;
        R  = 16'h1212;
        
        #10 Ain = 1'b0;
        R = 16'h2233;
        #10 Ain = 1;
        
        end
        
    
    
 reg_A i1 (Ain, Clock, R, Q);
endmodule