【VHDL】同步复位、置位的D触发器设计

84 阅读 0 评论 56 点赞

我是靠谱客的博主甜甜铃铛，这篇文章主要介绍【VHDL】同步复位、置位的D触发器设计，现在分享给大家，希望可以做个参考。

题目描述：

用VHDL语言设计一个同步复位、置位的D触发器

原理：D触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”。在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

VHDL源代码：

复制代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
library ieee; 
use ieee.std_logic_1164.all; 
use ieee.std_logic_unsigned.all; 
entity trigger_d is 
  port(clk,d,sreset,sset:in std_logic; 
               q,qb:out std_logic); 
end entity; 
architecture art of trigger_d is 
  begin 
  process(clk,d,sreset,sset) 
    begin 
      if clk'event and clk='1' then 
          if sreset='1' then q<='0';qb<='1'; 
     elsif sset='1' then q<='1';qb<='0'; 
              else q<=d;qb<=not(d); 
          end if; 
      end if; 
  end process; 
end architecture art;