Verilog刷题HDLBits——Tb/clock
- 题目描述
- 代码
- 结果
题目描述
You are provided a module with the following declaration:
module dut ( input clk ) ;
Write a testbench that creates one instance of module dut (with any instance name), and create a clock signal to drive the module’s clk input. The clock has a period of 10 ps. The clock should be initialized to zero with its first transition being 0 to 1.
代码
module top_module ( );
parameter time_period = 10;
reg clk;
initial clk = 0;
always #(time_period/2) clk=~clk;
dut dut1(clk);
endmodule
结果
最后
以上就是鲜艳荷花最近收集整理的关于Verilog刷题HDLBits——Tb/clock题目描述代码结果的全部内容，更多相关Verilog刷题HDLBits——Tb/clock题目描述代码结果内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复