高电平的时候将输入端数据锁存
module latch_8(qout,data,clk);
output[7:0] qout;
input[7:0] data;
input clk;
reg[7:0] qout;
always @(clk or data)
begin
if (clk) qout<=data;
end
endmodule
最后
以上就是光亮帆布鞋最近收集整理的关于41--8位数据锁存器的全部内容，更多相关41--8位数据锁存器内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
![[Verilog]Verilog经典电路设计（一）Verilog经典电路设计（一）](/uploads/reation/bcimg7.png)
发表评论 取消回复