我是靠谱客的博主 俊秀悟空，这篇文章主要介绍【从零开始学习 SystemVerilog】3.3、SystemVerilog 控制流—— if-else（ ‘unique‘ 和 ‘priority‘），现在分享给大家，希望可以做个参考。
条件if-else语句用于决定是否执行语句。
SystemVerilog为违规检查引入了以下if-else结构。
- unique-if
- unique0-if
- priority-if
文章目录
-
- unique-if, unique0-if
-
- 没有else块的`unique-if`
- 多重匹配的`unique-if`
- priority-if
-
- 没有else块的`priority-if`
- 在`priority-if`中第一次匹配后退出
unique-if, unique0-if
unique-if以任何顺序评估条件并执行以下操作：
- 除非有明确的else，否则当所有if条件都不匹配时，报告错误。
- 如果在if-else条件中找到多个匹配项，则报告erorr
与
unique-if不同，如果所有条件都不匹配，unique0-if不会报告违规</
最后
以上就是俊秀悟空最近收集整理的关于【从零开始学习 SystemVerilog】3.3、SystemVerilog 控制流—— if-else（ ‘unique‘ 和 ‘priority‘）的全部内容，更多相关【从零开始学习内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复