【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述

163 阅读 0 评论 108 点赞

我是靠谱客的博主矮小汉堡，这篇文章主要介绍【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述，现在分享给大家，希望可以做个参考。

文章目录

- 如何写注释（comments）？
- SystemVerilog变量可以保存的值？
- 如何写浮点数和指数？
- 什么是SystemVerilog字符串（strings）？
- 什么是结构体（structures）？
- 什么是固定数字（fixed array）？
- void数据类型
- 实数到整数的转换

SystemVerilog是Verilog的扩展，也用作HDL。Verilog有reg和wire数据类型来描述硬件行为。由于硬件验证可能变得更加复杂和苛刻，Verilog中的数据类型不足以开发高效的TestBench和测试用例。因此，SystemVerilog通过添加更多类似C的数据类型来扩展Verilog，以实现更好的封装和紧凑性。

下图是SystemVerilog中可用的主要基本数据类型的综合列表。