1. 首页
  2. 文章中心
  3. # 从零开始学习 SystemVerilog

【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述

63 阅读 0 评论
我是靠谱客的博主 矮小汉堡，最近开发中收集的这篇文章主要介绍【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

文章目录

    • 如何写注释（comments）？
    • SystemVerilog变量可以保存的值？
    • 如何写浮点数和指数？
    • 什么是SystemVerilog字符串（strings）？
    • 什么是结构体（structures）？
    • 什么是固定数字（fixed array）？
    • void数据类型
    • 实数到整数的转换

SystemVerilog是Verilog的扩展，也用作HDL。Verilog有reg和wire数据类型来描述硬件行为。由于硬件验证可能变得更加复杂和苛刻，Verilog中的数据类型不足以开发高效的TestBench和测试用例。因此，SystemVerilog通过添加更多类似C的数据类型来扩展Verilog，以实现更好的封装和紧凑性。

下图是SystemVerilog中可用的主要基本数据类型的综合列表。

最后

以上就是矮小汉堡为你收集整理的【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述的全部内容，希望文章能够帮你解决【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(42)

相关文章

[SV]SystemVerilog数组缩减法（Array Reduction methods）                                   Array Reduction methods
[SV]SystemVerilog数组缩减法（Array Reduction methods）                                   Array Reduction methods
SV学习笔记—队列及方法
SV学习笔记—队列及方法
Systemverilog 中 program 和 module 的区别
Systemverilog 中 program 和 module 的区别
程序语言基础知识
程序语言基础知识
【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述
【从零开始学习 SystemVerilog】2.1、SystemVerilog 数据类型——概述
【从零开始学习 SystemVerilog】3.3、SystemVerilog 控制流—— if-else（ ‘unique‘ 和 ‘priority‘）
【从零开始学习 SystemVerilog】3.3、SystemVerilog 控制流—— if-else（ ‘unique‘ 和 ‘priority‘）
SystemVerilog学习笔记一SystemVerilog学习笔记一
SystemVerilog学习笔记一SystemVerilog学习笔记一
systemverilog 当前时间写入文件systemverilog 当前时间写入文件
systemverilog 当前时间写入文件systemverilog 当前时间写入文件

评论列表共有 0 条评论

立即
投稿
返回
顶部