AD9361功能介绍和使用
AD9361使用分数分频锁相环(PLL)来产生发射机和接收机本地振荡器(LO)频率和BB PLL。BB PLL 可用于数据转换、数字滤波器和 |/O 端口。PLL的参考时钟可以由外部振荡器或外部晶体(XO)和数字可编程片内可变电容提供，电容微调产生参考时钟频率，XO和微调电容的组合统称为DCXO。有多个天线输入的分集系统。接收链数据首先经过低噪声放大器(LNA)，然后是同相(1)和正交(Q)放大器，混频器和频带整形滤波器，可将接收到的信号下变频为基带以进行数字化。时分双工(TDD)和频分双工(F
