verilog设计8x8位ROM一 设计思路二 verilog代码
一 设计思路二 verilog代码（一）程序代码变量说明（二）程序代码（三）时序模拟图一 设计思路采用组合逻辑电路，设计掩膜式只读存储器（Mask ROM）（在制造时写入内容，以后只能读，不能写入）。3位地址线（[2:0] addr）：可以实现8个存储单元（字）的寻址，8个地址及其存储的8位数据的真值表如下（下表中各地址存储的数据D是地址addr的2倍）：addr2addr1addr0D7D6D5D4D3D2D1D00000000000.
