Verilog测试（仿真）文件TestBench如何编写
一、哪些步骤需要进行仿真下图是FPGA开发的整个流程，先看一下仿真都出现在哪里。流程图中绿色的步骤是要进行测试仿真的，即有三个步骤是要进行仿真操作的（有时会省略“综合后仿真”这一步）1.RTL仿真也称为综合前仿真、前仿真和功能仿真。这一步只验证在顶层模块和功能子模块的设计输入完成后，其电路的逻辑功能是否符合设计要求，不考虑门延时和线延时。2.综合后仿真综合后仿真加入了门延时。3.时许仿真也称为后仿真，在门延时的基础上又加入了线延时。二、如何编写仿真测试文件下面以功能仿真为例子，说明测试
