辛勤灰狼

文章
7
资源
0
加入时间
2年10月17天
小程序引用组件wxParse报js找不到异常

小程序引用组件wxParse报js找不到异常

多次排查组件wxParse 使用步骤 还是报错 wxParse.js 找不到未定义网上参考 http://www.yiyongtong.com/archives/view-1887-1.html (非常感谢 Yiyongtong.com 大神)解决 ：let WxParse = require(’…/…/…/…/utils/wxParse/wxParse.js’); 看一下自己目标文件的层级，确定 /utils/wxParse/wxParse.js 前边几个 …/...
android 2024-01-12
UVA 572 - Oil Deposits

UVA 572 - Oil Deposits

这道题是一道八连通图的问题。貌似POJ上也有一题类似的。思路蛮简单的，就是图的BFS遍历的算法。要遍历图的每一个顶点才行。但是，我在BFS时把 ‘@’ 置换为‘*’，这样我就不会再一次遍历到同一块油田了。#include <cstdio>#include <queue>using namespace std;char s[102][102];//位向量 ...
UVA 2023-08-27
Verilog测试（仿真）文件TestBench如何编写

Verilog测试（仿真）文件TestBench如何编写

一、哪些步骤需要进行仿真下图是FPGA开发的整个流程，先看一下仿真都出现在哪里。流程图中绿色的步骤是要进行测试仿真的，即有三个步骤是要进行仿真操作的（有时会省略“综合后仿真”这一步）1.RTL仿真也称为综合前仿真、前仿真和功能仿真。这一步只验证在顶层模块和功能子模块的设计输入完成后，其电路的逻辑功能是否符合设计要求，不考虑门延时和线延时。2.综合后仿真综合后仿真加入了门延时。3.时许仿真也称为后仿真，在门延时的基础上又加入了线延时。二、如何编写仿真测试文件下面以功能仿真为例子，说明测试
Verilog、FPGA 工程应用 2023-05-11

他的专栏

正则表达式（0）
JavaScript（1）
Linux Shell（1）
ASP.NET（1）
Verilog、FPGA 工程应用（1）
UVA（1）
java循环map中元素（1）
android（1）

他的归档

2024年01月（1）
2023年10月（1）
2023年08月（1）
2023年05月（1）
2022年05月（2）
2022年04月（1）

热门文章

1
Shell命令行中特殊字符与其转义详解(去除特殊含义)
2
jquery实现全屏滚动效果
3
.NET/C#如何使用反射注册事件详解
4
Verilog测试（仿真）文件TestBench如何编写
5
UVA 572 - Oil Deposits
6
java循环map中元素_java如何遍历map的所有的元素（各种方法）
7
小程序引用组件wxParse报js找不到异常