verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计
异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。always@(posedge clk or negedge Rst_n) beginif(!Rst_n)…end异步复位实例：综合后查看RTL视角，可以看出寄存器都会有一个异步清零端(CLRN)，在异步复位的设计中，这个端口一般接低电平有效的复位信号rst_n，即使设计中的是高电平，实际综合后也会把异步复位信...
